// ******************************************************************************
// Copyright     :  Copyright (C) 2021, Hisilicon Technologies Co. Ltd.
// File name     :  pcie_harden_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2021/06/28
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2021/06/28 19:30:26 Create file
// ******************************************************************************

#ifndef PCIE_HARDEN_REG_OFFSET_H
#define PCIE_HARDEN_REG_OFFSET_H

/* PCIE_HARDEN Base address of Module's Register */
#define CSR_PCIE_HARDEN_BASE (0x21FC0000)

/* **************************************************************************** */
/*                      PCIE_HARDEN Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_0_REG (CSR_PCIE_HARDEN_BASE + 0x0) /* PCIE_HARDEN_CRG的ICG_EN控制寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_1_REG (CSR_PCIE_HARDEN_BASE + 0x4) /* PCIE_HARDEN_CRG控制寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_2_REG (CSR_PCIE_HARDEN_BASE + 0x8) /* PCIE_HARDEN_CRG的SRST_REQ控制寄存器 \
                                                                                */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_3_REG (CSR_PCIE_HARDEN_BASE + 0xC) /* PCIE_HARDEN_CRG控制寄存器 */
#define CSR_PCIE_HARDEN_CLKREQ_H_FILTER_PCIE_HARDEN_REG \
    (CSR_PCIE_HARDEN_BASE + 0x10) /* PCIE HARDEN CLKREQ的高电平消抖持续时间配置 */
#define CSR_PCIE_HARDEN_CLKREQ_L_FILTER_PCIE_HARDEN_REG \
    (CSR_PCIE_HARDEN_BASE + 0x14) /* PCIE HARDEN CLKREQ的低电平消抖持续时间配置 */
#define CSR_PCIE_HARDEN_RST_CFG_SML2_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x18)    /* SML2_HARDEN的crg控制 */
#define CSR_PCIE_HARDEN_RST_CFG_SML3_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x1C)    /* SML3_HARDEN的crg控制 */
#define CSR_PCIE_HARDEN_SML2_POWER_CFG_REG (CSR_PCIE_HARDEN_BASE + 0x20)         /* SML2 power控制寄存器 */
#define CSR_PCIE_HARDEN_SML2_POWER_ACK_REG (CSR_PCIE_HARDEN_BASE + 0x24)         /* SML2 power ACK状态寄存器 */
#define CSR_PCIE_HARDEN_SML3_POWER_CFG_REG (CSR_PCIE_HARDEN_BASE + 0x28)         /* SML3 power控制寄存器 */
#define CSR_PCIE_HARDEN_SML3_POWER_ACK_REG (CSR_PCIE_HARDEN_BASE + 0x2C)         /* SML3 power ACK状态寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_CPI_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x30)     /* CPI_HARDEN的crg控制 */
#define CSR_PCIE_HARDEN_RST_CFG_IPSUTX_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x34)  /* IPSUTX_HARDEN的crg控制 */
#define CSR_PCIE_HARDEN_RST_CFG_PERX_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x38)    /* PERX_HARDEN的crg控制 */
#define CSR_PCIE_HARDEN_RING_STA_IPSUTX_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x3C) /* RING_CRDT_STA */
#define CSR_PCIE_HARDEN_RING_STA_SML2_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x40)   /* RING_CRDT_STA */
#define CSR_PCIE_HARDEN_RING_STA_SML3_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x44)   /* RING_CRDT_STA */
#define CSR_PCIE_HARDEN_RING_STA_CPI_HARDEN_REG (CSR_PCIE_HARDEN_BASE + 0x48)    /* RING_CRDT_STA */
#define CSR_PCIE_HARDEN_PLL1_CFG_0_REG (CSR_PCIE_HARDEN_BASE + 0x4C)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_1_REG (CSR_PCIE_HARDEN_BASE + 0x50)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_2_REG (CSR_PCIE_HARDEN_BASE + 0x54)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_3_REG (CSR_PCIE_HARDEN_BASE + 0x58)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_4_REG (CSR_PCIE_HARDEN_BASE + 0x5C)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_5_REG (CSR_PCIE_HARDEN_BASE + 0x60)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_6_REG (CSR_PCIE_HARDEN_BASE + 0x64)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_7_REG (CSR_PCIE_HARDEN_BASE + 0x68)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_CFG_8_REG (CSR_PCIE_HARDEN_BASE + 0x6C)             /* PLL1的config寄存器 */
#define CSR_PCIE_HARDEN_PLL1_STATE_0_REG (CSR_PCIE_HARDEN_BASE + 0x70)           /* PLL1状态寄存器 */
#define CSR_PCIE_HARDEN_PLL1_STATE_1_REG (CSR_PCIE_HARDEN_BASE + 0x74)           /* PLL1状态寄存器 */
#define CSR_PCIE_HARDEN_TSENSOR_CFG_0_REG (CSR_PCIE_HARDEN_BASE + 0x78)          /* TSENSOR IP的配置寄存器 */
#define CSR_PCIE_HARDEN_TSENSOR_CFG_1_REG (CSR_PCIE_HARDEN_BASE + 0x7C)          /* TSENSOR IP的配置寄存器 */
#define CSR_PCIE_HARDEN_TSENSOR_SATUS_0_REG (CSR_PCIE_HARDEN_BASE + 0x80)        /* TSENSOR IP的状态寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_4_REG (CSR_PCIE_HARDEN_BASE + 0x84)  /* PCIE_HARDEN_CRG控制寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_5_REG (CSR_PCIE_HARDEN_BASE + 0x88)  /* PCIE_HARDEN_CRG控制寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_6_REG (CSR_PCIE_HARDEN_BASE + 0x8C)  /* PCIE_HARDEN_CRG控制寄存器 */
#define CSR_PCIE_HARDEN_RST_CFG_PCIE_HARDEN_7_REG (CSR_PCIE_HARDEN_BASE + 0x90)  /* PCIE_HARDEN_CRG控制寄存器 */

#endif // PCIE_HARDEN_REG_OFFSET_H
